同相器

基本逻辑闸
缓冲	非
与	与非
或	或非
异或	同或
蕴含	蕴含非

输入 A	输出 BUF(A)
0	0
1	1

同相器^[1]（英语：Buffer gate）又称缓冲门、同门、是门（英语：YES gate）^[2]、驱动器或放大器，是一种会输出一个与输入相同逻辑信号的逻辑门，是数字逻辑中实现缓冲或放大用的逻辑门，也可使当成数字逻辑中实现逻辑命题的逻辑门，功能见右侧真值表。

同相器的电路符号

虽然这似乎是一个毫无意义的事情，它也有实际的应用。例如：一个微弱的信号源可以透过同相器而增强信号^[3]。同相器前后的逻辑电平是不变的，因此有时也作为数字中继器^[4]。

同相器与直接导通不同，同相器与其他逻辑门一样都有延迟，因此同相器有时被做为数字电路的信号延迟器件^[5]。

同相器是一种单一输入逻辑门，另外一种单一输入逻辑门是反相器，功能正好相反。

概述

下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标符号（IEC 60617-12）和不再使用的DIN符号（DIN 40700）。其他的逻辑门符号详见逻辑门符号表。

表达式

符号

功能表

ANSI/IEEE Std 91-1984

IEC 60617-12

DIN 40700

Y=X

X	BUF(X)
0	0
1	1

性质

因为同相器的输出端信号等于输入端信号，所以它并不会执行任何逻辑运算功能。但在数字电路中有时会需要使用同相器来增加信号强度，例如有一个逻辑门的扇出数为4^{[注 1]}，但是该逻辑电路需要将其输出再接到超过五个逻辑门，此时可以在中间串接一个同相器，由于同相器不会使电路的逻辑行为发生改变，因此此举可以确保电路的逻辑行为正确无误。另外在单纯NMOS或PMOS的逻辑电路中也可以使用同相器来减少PMOS对高电平的电压降与NMOS对低电平的电压升。

此外由于逻辑门运作时都会有延迟，但同相器不会执行任何逻辑运算功能，因此也可以做为电路中信号延迟的器件。

电路实现

标准7407 TTL六同相器中同相器的排列

标准4050 CMOS六同相缓冲器中同相器的排列

NMOS同相器
PMOS同相器
TTL同相器
静态CMOS同相器

同相器电路输出电压所代表的逻辑电平与输入相同，这刚好与反相器相反，由于逻辑对合律，因此同相器可由两个反相器组合而成，反相器可以仅用一个NMOS晶体管或一个PMOS连接一个电阻来构建，因此同相器也可以使用串接的两个NMOS晶体管或PMOS晶体管构成，而CMOS则是将这两种加以组合，达到互补的效果。

集成电路

六同相器是一种包含6个同相器的集成电路。例如，7407 TTL芯片有14个引脚，4050 CMOS芯片有16个引脚，两种芯片都各有2个引脚用于电源供电/基准电压，12个引脚用于6个同相器的输入和输出（4050有2个引脚悬空）^[6]。此外，741G34也是一种同相器^[7]，但里面只有单一个同相器。

备选方案

利用反相器实现的同相器
利用与门实现的同相器
利用或门实现的同相器
利用与非门实现的同相器
利用或非门实现的同相器

同相器只要是逻辑输出等于逻辑输入的组合皆能使用，但不能使用电线代替，有些情况可以先用电压跟随器代替，但可能会有潜在的问题，最安全的方式是将两个反相器串接。

由于同相器要实现的等同于逻辑命题，因此只要输入与输出相等的函数皆能使用，例如逻辑的：幂等律、有界律、对合律与吸收律。

$a\lor a=a$	$a\land a=a$	幂等律
$a\lor 0=a$	$a\land 1=a$	有界律
$\lnot \lnot a=a$		对合律
$a\lor (a\land b)=a$	$a\land (a\lor b)=a$	吸收律

$a\land 1=a$
$a\lor 0=a$

最简单的两种方式是将或门或与闸的两个输入接在一起即可完成一个同相器^[8]。另外，也能使用被认为是“通用的逻辑门电路”的与非门与或非门^[9]来实现。若用与非门实现同相器，则将两个与非门的两个输入接在一起，然后将之串接；若用或非门实现同相器，则将两个或非门的四个输入接在一起作为输入，然后将两个输出接在第三个或非门的两个输入即完成一个同相器。

三态逻辑运用

将同相器的V_DD端（附图的En端）也作成输入即可视为一个三态逻辑器件

一般逻辑门输出的高电位大部分是使用V_DD端接高电位或电源而完成，但若将同相器的V_DD端接也作为输入的话则可以达成三态逻辑的效果^[10]。这个效果则允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除。这允许多个电路共同使用同一个输出线（例如总线）。

输入 A B		输出 C
0	1	0
1	1	1
X	0	Z

单一输入逻辑门

同相器是一种单一输入逻辑门，另外一种单一输入逻辑门是反相器。在布尔代数中，单一输入的布尔函数共有四种：

Y=X

Y={\overline {X}}

Y=1

Y=0

其中两种就是同相器与反相器，分别实现逻辑命题与逻辑非，而另外两种分别为逻辑永真以及逻辑永假。

逻辑门	逻辑命题	逻辑非	逻辑永真	逻辑永假
逻辑门	同相器	相非门	恒真门	恒假门
输入 A	输出 BUF(A)	输出 ${\overline {X}}$	输出永真	输出永假
0	0	1	1	0
1	1	0	1	0

恒真门的IEC记号
恒假门的IEC记号
蕴涵门组成的恒真门
蕴涵门、相非门组成的恒假门

但在数字逻辑电路中通常不会出现恒真门与恒假门，因为恒真门实际上就是指短路、电源或高电位（逻辑真）的供应器件，反之恒假门就是指断路或接地，且这两种门的输出与输入无关。

参见

布尔代数
数字逻辑
反相器
缓冲放大器

注释

^ 输出端可接的标准负载个数的最大值

参考文献

^ buffer gate （页面存档备份，存于互联网档案馆） terms.naer.edu.tw 国家教育研究院 2003-6 [2015-10-1]
^ YES gates （页面存档备份，存于互联网档案馆） 2012.igem.org [2015-10-1]
^ Buffer gate （页面存档备份，存于互联网档案馆） logic.ly [2015-10-1]
^ The “Buffer” Gate （页面存档备份，存于互联网档案馆） allaboutcircuits.com [2015-10-1]
^ Logic gates （页面存档备份，存于互联网档案馆）章节1：Inverter (NOT Gate) and Buffer, 第二部分：Buffer Gate, macao.communications.museum [2015-10-1]
^ Texas Instruments：4050b CMOS六同相缓冲器/转换器（页面存档备份，存于互联网档案馆），资料表：CMOS Hex Buffer/Converters （页面存档备份，存于互联网档案馆）
^ 741G34（SN74LVC1G34）的资料表（页面存档备份，存于互联网档案馆） ti.com [2015-10-1]
^ logic gate （页面存档备份，存于互联网档案馆）段落 YES gate, cpuville.com [2015-10-1]
^ Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice Hall, 2004. p. 73.
^ Tri-state use buffer gate （页面存档备份，存于互联网档案馆） lectronics-tutorials.ws [2015-10-1]

延伸阅读

数字电路维基中的同相器（页面存档备份，存于互联网档案馆）相关内容

[6] 输出端可接的标准负载个数的最大值

[1] uffer gate （页面存档备份，存于互联网档案馆） terms.naer.edu.tw 国家教育研究院 2003-6 [2015-10-1]

[2] YES gates （页面存档备份，存于互联网档案馆） 2012.igem.org [2015-10-1]

[3] Buffer gate （页面存档备份，存于互联网档案馆） logic.ly [2015-10-1]

[4] The “Buffer” Gate （页面存档备份，存于互联网档案馆） allaboutcircuits.com [2015-10-1]

[5] Logic gates （页面存档备份，存于互联网档案馆）章节1：Inverter (NOT Gate) and Buffer, 第二部分：Buffer Gate, macao.communications.museum [2015-10-1]

[7] Texas Instruments：4050b CMOS六同相缓冲器/转换器（页面存档备份，存于互联网档案馆），资料表：CMOS Hex Buffer/Converters （页面存档备份，存于互联网档案馆）

[8] 741G34（SN74LVC1G34）的资料表（页面存档备份，存于互联网档案馆） ti.com [2015-10-1]

[9] te （页面存档备份，存于互联网档案馆）段落 YES gate, cpuville.com [2015-10-1]

[10] Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice Hall, 2004. p. 73.

[11] Tri-state use buffer gate （页面存档备份，存于互联网档案馆） lectronics-tutorials.ws [2015-10-1]

[1]

[2]

[3]

[4]

[5]

[注 1]

[6]

[7]

[8]

[9]

[10]